建築・設備見積りソフト、見積システムの事なら 和田特機株式会社

建設業向け 業務支援タブレットアプリシリーズ 好評発売中

和田特機株式会社HP

標本点を再現するにはⅡ

二週間のご無沙汰でした。SALです。

「2.高架道路を乗せる」ことについて述べる前に、ここまでのおさらいをしておきましょう。
① 正確な位置に橋脚を立てるためには、DACに充分に低揺らぎ(Jitter)なクロックが必要です。
② DACは等時処理(Isochronous)なので、そのクロックに同期したテンポで(高さ)データを供給する必要があります。
③ 一方、PC内部は多時間系なので、該当プロセスは仮想時間で不均一に進められます。
敢えてデータの流れと逆行して書いたのは、目的を優先したかった為です。

では、実際はどの様な流れで解決するのか見てみましょう。
②→①に関しては、データエラーをしない程度に同期していれば良いので、②に同じクロックを供給すればOKです。
逆に、②の出力にPLL等で同期して①を動作させることも可能ですが、この場合は②の持つ揺らぎだけでなく、データの伝送路で生じる揺らぎも加味されてしまいます。
(等間隔に時を刻むことの難しさは、実時間が確定*の為の時間と同じ軸-次元-であるためです。)
次に、③→② に関しては当然ながらハードウェアの助けが必要ですが、③の仮想時間の間欠部分を吸収するだけの遅延(Latency)がどうしても必要です。
どの程度の遅延が必要かは、実時間に対する仮想時間のギクシャクの度合いによります。
つまり、PCの再生アプリ&ドライバ及びその動作環境次第です。

ついでに、ここで言う遅延(Latency)に関して、大いなる誤解が生じているようなので、説明します。
最悪の誤解は、「遅延が大きいと波形が鈍る」と言うものです。
恐らくは、アナログ回路での経験からの誤解と思われます。
仮想時間で扱っているPCMデータには、時間情報は含まれていません。ただ、順序だけが重要です。
(所謂ファーストインファーストアウトです)
時間が付け加わるのは、DACに於いてクロックに合わせてアナログ値を生成する時です。
もう少し正確に言うと、②の供給側も等時処理の部分は、この実時間に縛られます。
但し、データを正確に渡せる(確定*)範囲であれば、多少は揺らいでも構いません。
つまり、仮想時間での遅延は、一時保存しているだけで、出力波形に何ら影響するものではりません。
影響するのは、DACクロックの揺らぎ(Jitter)と、等時処理(Isochronous)に於けるデータエラーと、遅延で吸収し切れなかった仮想時間(Virtual-time)からの不均一性です。

つまり、遅延は大きく取ればその分多時間系の不均一問題を解決してくれます。
しかしながらPCでは、大きな遅延を許していません。
理由は、他の処理(例えば動画等の表示)とずれを生じてしまうためです。
しかしながら、我々の目的は、PCをトランスポートの一つとすることなので、他と同期する必要はありません。
逆に、PCをコントロールセンタとしたいのであれば、音質を犠牲にしてでも、遅延は少なくする必要があります。
この辺りの目的の違いを無視すると、様々な情報に惑わされることになってしまいます。

先送りになってしまいましたが、次回こそはSALがこの二年ほど取り組んできた、「2.高架道路を乗せる」ことについて述べます。